关键问题
说明
某些硬核处理器系统 （HPS） PLL 时钟输出频率需要特定的编程设置序列来逐步在 Arria 10 SoC 工业级设备的 -40degreesC 下逐步增加 PLL 频率，否则 HPS 可能无法启动。
解决方法
要在 SoC EDS 软件版本 16.0 中解决此问题，下载下面的补丁，并按照自述文件中的说明进行操作。
下载 SoC EDS 软件版本 16.0 Patch 002soc（Linux 版（.run）
下载面向 SoC EDS 软件的自述文件版本 16.0 Patch 002soc（Linux 版（.txt）
socfPGA UEFI 的相应补丁在 github 存储库的 socfpga_udk2015 分支的 rel_socfpga_arria10_soceds_16.0 标签中可用：
https://github.com/altera-opensource/uefi-socfpga。
此问题计划在 SoC EDS 软件的未来版本中修复。