文章 ID: 000086944 内容类型: 故障排除上次审核日期: 2021 年 08 月 27 日

为什么英特尔® Stratix® 10 外部内存接口 DDR4 IP 在英特尔 Quartus® Prime 时序分析器中显示 wf_clk 时钟上的最低脉冲违规？

环境

错误 ID: FB: 517840;

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 17.1.1

FPGA 知识产权

外部内存接口英特尔® Stratix® 10 FPGA IP

已找到版本: 17.1.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于英特尔® Quartus® Prime Pro 软件版本 17.1.1 出现问题，您可以在实施英特尔 Stratix® 10 外部内存接口 DDR4 IP 的项目英特尔 Quartus编译时间查询报告中看到与 wf_clk_ 时钟相关的最低脉冲宽度时序违规。

英特尔 Stratix 10 DDR4 示例设计项目中违反最低脉冲宽度时序的一个例子emif_s10_0|emif_s10_0_wf_clk_3 -0.058 的故障。

解决方法

可以忽略wf_clk时钟最小脉冲宽度违规。
此问题计划在英特尔 Quartus Prime Pro 软件的未来发行版中修复。