说明
在 Quartus® Prime Software Pro 18.1 版中编译 Stratix® 10 EMIF IP 示例设计时，您可能会看到如下所示的类似警告。
警告：忽略节点“ed_synth_inst|dut|dut|arch|arch_inst|hmc_avl_if_inst|amm.ready_0_hyper_regs.amm_ready_0_r1~SynDup”的最大扇出逻辑选项
请注意，amm_ready_0_r1~SynDup 信号的层级路径可能因特定设计而异。
此警告不会影响设计功能，可以忽略。
解决方法
该问题已在 Quartus® 19.1 及更高版本中修复。