说明
在针对预生产Arria® 10 SoC 设备（ES，ES，ES2）并启用 IOPLL 软修复的设计中，硬核处理器系统 （HPS） 中的 SDRAM L3 互连在冷暖的 HPS 重置后可能会损坏，并在访问 SDRAM L3 互连中 HPS 连接的外部 SDRAM 或内存映射寄存器时导致不完整的交易。
这个问题在性质上非常间歇性，只有在大量 HPS 重置周期后才会出现，因为 HPS 重置输出表明Arria 10 个外部内存接口用于 HPS IP 实例的global_reset_n输入。 一旦损坏，任何 HPS 或 SoC FPGA部分的主用户都可以访问 SDRAM L3 互连，这会导致互连锁定。 症状包括 U-Boot 控制台指示FPGA配置完成或 HPS SDRAM 校准成功后，HPS 启动间歇性立即停止。
解决方法
要从锁定状态恢复，必须重置 SDRAM L3 互连。 如果锁定是 HPS 主访问的结果，则整个 HPS 必须冷重置或温重置才能恢复，否则可能会使用 HPS 重置管理器中的 brgmodrst.ddrsch 寄存器位在软件控制下重置互连。
永久连接 HPS EMIF IP 实例的global_reset_n输入到其不活跃的逻辑高状态，可以避免此问题。 如果这与您的应用程序不兼容，请联系Altera以获得进一步的帮助并为您的应用程序提供重置排序变通办法。
注：当启用 IOPLL 勘误软修复时，本问题仅影响预生产 （ES ES2） Arria 10 SoC 设备。 此问题在生产设备中不生效。