文章 ID: 000086912 内容类型: 故障排除 上次审核日期: 2018 年 09 月 25 日

英特尔® Arria® 10 和 英特尔® Stratix® 10 EMIF IP 示例设计中的流量生成器状态信号行为是什么?

环境

    英特尔® Quartus® Prime Pro Edition
    外部内存接口英特尔® Arria® 10 FPGA IP
    外部内存接口英特尔® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果没有位错误,以及特定周期的测试回路,则 traffic_gen_pass 信号将进入高性能。在无限循环测试模式中, traffic_gen_pass 信号将永不高。

每当pnf_per_bitpnf = pass not fail)信号传输低时,traffic_gen_fail信号就会高,而不管测试运行多少个循环。

当由于流量生成器出现问题而出现超时, traffic_gen_timeout 信号会高高。

解决方法

如果接口校准失败,所有流量生成器状态信号将保持在较低状态。

相关产品

本文适用于 2 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。