文章 ID: 000086900 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在使用 OCT 和校准时英特尔® Quartus® Prime fitter 期间 PHYLite IP 示例设计会出现故障？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Arria® 10 FPGA IP
  • 面向并行接口英特尔® Stratix® 10 FPGA IP 的 PHY Lite
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当您尝试使用 OCT 校准并进行任何引脚位置分配时，您可能会遇到类似错误，如下所示。

    Error （14566）：由于与现有限制的冲突，Fitter 无法放置 1 个外围组件（1 针）。修复子主题中描述的错误，然后重新运行 Fitter。

    出现此错误的原因是当您编译设计时没有引脚位置分配，fitter 试图将 PHYLite 引脚放置到 3V IO 组中，而 3V IO Bank 不支持 OCT 进行校准。

    解决方法

    手动将 PHYLite 引脚分配给支持 OCT 进行校准的任何 LVDS I/O 组。例如，在 QSF 文件中将数据引脚分配到设备的 I/O 组 3C，如下所示：

    set_location_assignment IOBANK_3C - 到 group_0_io_interface_conduit_end_io_data_io[*]

    此问题将在 英特尔® Quartus® Prime 软件的未来版本中解决。

    相关产品

    本文适用于 2 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。