说明
由于英特尔® Quartus® Prime 专业版软件版本 18.1 出现问题，在启用 Signal Tap 编译项目时，您可能会遇到最大偏斜违规。这些违规发生在针对 英特尔® Arria® 10 设备的设计中，因为 intel_signal_tap.sdc 中自动生成的时序限制过将最大延迟限制到 1 ns。
解决方法
要解决此问题，编写 一个set_max_delay 约束，以将 set_max_delay 限制覆盖在自动生成的 intel_signal_tap.sdc 中：
set_max_delay -从 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_in_reg[*]}]-到 [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out[*]}] 30.000