文章 ID: 000086863 内容类型: 错误讯息 上次审核日期: 2019 年 02 月 21 日

错误:内部错误:(<signal name=""> =&gt; <signal name="">) 内部错误:标准逻辑:std_logic端口/信号的宽度必须为 1,但是 <n></n></signal></signal>

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime 专业版软件版本 18.1 Update 1 及更早版本存在问题,您在生成 Platform Designer 系统时可能会看到此错误。当 Platform Designer 系统包含通用组件时,就会发生此错误。

解决方法

若要变通解决此问题,请在 Platform Designer 中选择组件,然后选择组件实例化选项卡。将每个信号的宽度更改为 1,然后将宽度恢复为原始值并生成 HDL。

该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

相关产品

本文适用于 3 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Cyclone® 10 GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。