文章 ID: 000086862 内容类型: 故障排除 上次审核日期: 2019 年 06 月 18 日

为什么总线的 Output Enable/Disable Times 是总线所有比特的最小值?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 19.1 出现问题,Output Enable/Disable Times 报告最低延迟,而不是显示总线位的最大值。针对 英特尔® Stratix® 10 个设备时会出现此问题。

    解决方法

    要解决此问题,展开聚合的数据总线位,并手动识别最大延迟值。

    这个问题从英特尔® Quartus® Prime Pro Edition 软件版本 19.3 开始得以解决。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。