文章 ID: 000086809 内容类型: 故障排除 上次审核日期: 2021 年 02 月 17 日

使用 PHY Lite for Parallel Interface 英特尔® Arria® 10 FPGA IP 中的互补选通时，为什么将strobe_out和strobe_out_n信号放置在非相邻引脚中？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • 面向并行接口英特尔® Arria® 10 FPGA IP 的 PHY Lite
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于面向并行接口 PHY Lite 英特尔® Arria® 10 FPGA IP 存在问题，当您选择互补选通并在没有引脚位置分配的情况下编译设计时， strobe_out 和 strobe_out_n 信号被放置在非相邻引脚中。

    解决方法

    要变通解决此问题，分配 strobe_out 的引脚位置，并通过将它们放置到相邻的 DQS/DQSn 引脚来 strobe_out_n 信号。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。