文章 ID: 000086766 内容类型: 故障排除 上次审核日期: 2021 年 07 月 20 日

为什么面向并行接口的 PHY Lite 的 Capture strobe 相移设置英特尔® Agilex™ FPGA IP 固定到 90 度?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 21.1 出现问题,可能与所有支持频率的面向并行接口英特尔® Agilex™ FPGA IP 的 PHY Lite 的 Capture strobe 相移 设置相关的硬件测试失败。如果 Capture strobe 阶段的移位 设置为:

    - 接口频率不超过 150 MHz 的任何值。

    - 接口频率为 150 MHz 或更高,任何值超过 90 度。

    由于这种故障,英特尔 Agilex PHYLite IP 不支持 150MHz 以下的接口频率。最低接口频率必须为 150MHz。

    对于支持的接口频率, Capture strobe 相移 固定到英特尔 Agilex PHYLite IP GUI 中的 90 度。

    解决方法

    对于英特尔® Quartus® Prime 专业版软件版本 21.1 及更高版本,建议使用 90 度以外的 Capture 介绍相移 来使用动态重新配置。

    有关更多详细信息,请参阅 PHY Lite for Parallel Interfaces 英特尔® FPGA IP用户指南、动态重新配置部分。

    对于英特尔 Quartus® Prime Pro Edition 软件版本 20.4 和 20.3,不对面向并行接口英特尔® Agilex™ FPGA IP 的 PHY Lite 启用硬件支持。

    其他信息:

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.3 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。