写入数据 FIFO 指的是 英特尔® Stratix® 10 FPGAs 的串行闪存邮箱客户端英特尔® FPGA IP内核中的“wr_mem”总线。要将数据预存储到写入数据 FIFO 中,您需要将数据写入“wr_mem”总线。您可以在 Platform Designer 中参考 IP wr_mem 的基本 地址和最终地址,了解可以写入的起始地址和地址列表。
有关写入操作流程的详细信息,您可以参阅《关于第 英特尔 Stratix 10 FPGAs 的《串行闪存邮箱客户端英特尔® FPGA IP核心用户指南》。