文章 ID: 000086747 内容类型: 产品信息和文件 上次审核日期: 2018 年 10 月 10 日

如何将数据预存储到与 JTAG 主机英特尔 Stratix 10 FPGA的串行闪存邮箱客户端英特尔® FPGA IP®内核中的写入数据 FIFO 中?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    写入数据 FIFO 指的是 英特尔® Stratix® 10 FPGAs 的串行闪存邮箱客户端英特尔® FPGA IP内核中的“wr_mem”总线。要将数据预存储到写入数据 FIFO 中,您需要将数据写入“wr_mem”总线。您可以在 Platform Designer 中参考 IP wr_mem 的基本 地址和最终地址,了解可以写入的起始地址和地址列表。

     

     

    解决方法

    有关写入操作流程的详细信息,您可以参阅《关于第 英特尔 Stratix 10 FPGAs 的《串行闪存邮箱客户端英特尔® FPGA IP核心用户指南》。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。