说明
由于英特尔® Quartus® Prime 标准版软件版本 18.1 及更早版本出现问题，如果您使用英特尔® 时序分析器中的 write_sdc——展开.sdc 命令，您可以在 fitter 阶段看到上述警告消息。如果您的设计具有英特尔® Max® 10 软 LVDS 英特尔® FPGA IP，便会出现此问题。
解决方法
要解决此问题，请修改 .sdc 的create_generated_clock相，包含以下内容：
从 -phase-90/1 修改为 -phase [expr-90/1]
此问题从英特尔® Quartus® Prime 标准版软件版本 19.1 开始修复。