我们能否将由配置为"零延迟缓冲模式"的 ALTPLL 生成的单端输出时钟连接到PLL_CLKOUTn引脚英特尔® MAX® 10 FPGA？

不。由于硬件限制，当英特尔® MAX® 10 FPGA的 ALTPLL 以零延迟缓冲区 （ZDB） 模式配置时，将输出时钟分配给一个配置为单端 I/O 标准的PLL_CLKOUTn 引脚，用户会遇到以下错误：

错误 （176557）：由于设备限制，无法将 PLL"pll_inst：pll_inst_inst|altpll：altpll_component|pll_inst_altpll：auto_generated|pll1"置于目标设备中

错误 （176593）：不能将 PLL"pll_inst：pll_inst_inst|altpll：altpll_component|pll_inst_altpll：auto_generated|pll1"，在 PLL 位置PLL_1 -- 补偿的输出时钟引脚""的 PLL 必须放置在专用输出时钟 I/O 中 -- PLL 处于零延迟缓冲模式

错误 （176568）：不能在 PLL 位置将 PLL"pll_inst：pll_inst_inst|altpll：altpll_component|pll_inst_altpll：auto_generated|pll1"，因为 I/O 单元 PLL_1（PLL 的 CLK 类型端口）与 PLL I/O 引脚Pin_xx有不兼容的位置分配。

此限制仅适用于 ALTPLL 中的零延迟缓冲区模式。

将 ATLPLL 输出时钟连接到 PLL_CLKOUTp 引 脚。

《英特尔® MAX® 10 Clocking 和 PLL 用户指南》计划在以后的版本中更新此详细信息。