文章 ID: 000086659 内容类型: 故障排除 上次审核日期: 2021 年 06 月 24 日

为什么通过协议配置 (CvP) 外设映像配置时间超过了 PCIe 100 毫秒的开机-活动时间要求?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 Prime Pro Edition 软件版本 21.2 英特尔® Quartus®中,CvP PCIe 链路可能无法使用 Intel Agilex® 7 设备正确枚举。这是因为外设映像配置时间超过了 PCIe 100 毫秒的加电-活动时间要求。

解决方法

要变通解决此问题,请在成功配置 FPGA后 重新枚举 PCIe 链路。

此问题已在英特尔® Quartus® Prime 专业版软件版本 21.3 中修复。

相关产品

本文适用于 2 产品

英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。