文章 ID: 000086657 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我的 RAM 推理Stratix 10 设计失败？

环境

  • 英特尔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® Prime 专业版软件中，您可能会看到由于以下原因之一，推断为 Stratix® V 或 Arria® 10 中推断为 M20K 的 RAM 没有Stratix 10：

    • Stratix 10 不支持 True Dual Port （TDP） 双时钟 RAM
    • Stratix 10 不支持混合宽度 TDP RAM
    • Stratix 10 不支持 TDP RAM 的"旧数据"混合端口读写 （RDW） 行为
    • Stratix 10 仅支持混合宽度简单的双端口 （SDP） RAM，不支持 1：2 和 1：4 的比率（不支持 1：8、1：16 和 1：32）

     

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。