说明
您可能会在 Quartus® Prime 标准版软件版本 16.0 Update 2 和更早版本的时序分析中看到此警告。在编译包含altera_onchip_flash组件的MAX®10 设计时会发生警告。
解决方法
手动将以下限制应用于 Synopsys 设计限制 （.sdc） 文件，以解决此问题。
create_generated_clock -name flash_se_neg_reg-divide_by 2 -source [get_pins-compatibility_mode { *altera_onchip_flash：*onchip_flash_0|altera_onchip_flash_avmm_data_controller：avmm_data_controller|flash_se_neg_reg|clk }] [get_pins-compatibility_mode { *altera_onchip_flash：*onchip_flash_0|altera_onchip_flash_avmm_data_controller：avmm_data_controller|flash_se_neg_reg|q ]
此问题计划在 Quartus Prime 标准版软件的未来版本中解决。