说明
英特尔® Quartus® Prime 标准版软件可能在编译过程中发布此警告消息，此时您在英特尔® MAX® 10 设备中使用 LVDS 接收器，并限制设置，并保留 Synopsys Design Constraint （SDC） 文件中的输入引脚时间。这是因为当 PLL 设置为 LVDS 设计源同步或 ZDB 模式时，在编译过程中会自动使用最佳延迟链设置，但是将忽略 LVDS 接收器输入的设置和保留时间限制。发出警告以通知用户忽略不计的限制。
尽管在编译过程中忽略 SDC 中的 LVDS 接收器输入的设置和保留时间限制，但时序分析器在编译后使用它们进行时序分析。
解决方法
您可以安全地忽略此警告消息。