文章 ID: 000086616 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

错误 (16282):同一列中的两个或更多外部内存接口 (EMIF) IP 内核使用不同的校准例程。

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用英特尔® Quartus® Prime 软件版本 18.1 以及升级现有英特尔 Stratix® 10 设计时,如果将 HPS EMIF 和非 HPS EMIF 放置在同一 I/O 列中,您可能会看到类似编译过程中所示的错误。

    错误 (16282):同一列中的两个或更多外部内存接口 (EMIF) IP 内核使用不同的校准例程。该错误发生在同一列中的 IP 内核在不同版本的 Quartus 中生成时;或者,当硬核处理器系统 (HPS) 的内存接口置于具有正常内存接口的同一列中时。如果内核在不同的 Quartus 版本中生成,则在当前版本的 Quartus 中重新生成所有内存接口 IP 内核。无法将正常内存接口放置在 HPS 内存接口所在的同一列中。

    信息 (16283):IP:ed_synth_emif_s10_0(hex 文件:ed_synth_emif_s10_0_altera_emif_arch_nd_181_xcenvri_iossm_synth.hex)

    信息 (16283):IP:HPS_TEst_Qsys_emif_s10_hps_0(hex 文件:HPS_TEst_Qsys_emif_s10_hps_0_altera_emif_arch_nd_180_rbnwjza_iossm_synth.hex)

    请注意,特定设计可能因层次结构路径和文件名而异。

    解决方法

     

    在英特尔® Quartus® Prime 软件版本 18.1 中,升级和重新生成 HPS EMIF IP 和非 HPS EMIF IP,然后重新编译设计。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。