文章 ID: 000086587 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么Stratix II、HardCopy II 或 Cyclone II 设备 PLL 中没有正确实施相移设置,用于在 Quartus II 软件版本 5.0 SP1 或更早版本中编译的设计?

环境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当使用Stratix® II 和 HardCopy® II 设备快速 PLL 和Cyclone® II 设备 PLL 中可用的 VCO 扩展分压 2 计数器 (k) 时,Quartus® II 软件版本 5.0 SP1 及更早的版本将设置与某些 PLL 相移相应的配置位。这可能会使 PLL 丢失锁,并使输出时钟频率不正确或由 GND 驱动。此问题只会影响较低的 VCO 频率范围,即 Stratix II 和 HardCopy II 设备快速 PLL 中的 150-520MHz,以及Cyclone II 设备 PLL 中的 300-500MHz。

    如果可能,您可以对Cyclone II 设备使用频率高于 500MHz 的 VCO 频率,或对于 Stratix II 和 HardCopy II 设备使用 520MHz 来解决此问题。

    对于 Quartus® II 软件版本 5.0 SP1,您可以安装补丁 1.21。

    Quartus® II 软件 5.1 版解决了此问题。

    相关产品

    本文适用于 4 产品

    Stratix® II FPGA
    HardCopy™ III ASIC 设备
    Stratix® II GX FPGA
    Cyclone® II FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。