文章 ID: 000086516 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

英特尔® Quartus® Prime Pro Edition 软件版本 18.0 Update 1 和 18.1 中英特尔® Stratix® 10 计时模型是否正确?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    不行,英特尔® Quartus® Prime Pro Edition 软件版本 18.0 Update 1 和 18.1 中英特尔® Stratix® 10 计时模型有一些小错误。这英特尔 Quartus Prime 专业版软件版本 18.1 Update 1 进行了纠正。

    这些设计场景可能会受到影响:

    • 使用源同步时钟的设计
    • 设计时可在 IOPLL 的参考时钟和输出时钟之间传输
    • 设计可从具有不同参考时钟的不同 IOPLL 的输出时钟间传输

    几乎所有设计都会看到时序延迟的变化,但大多数传输将不受影响,因为常见的时钟同步移除 (CCPR) 或转让是异步的。

    解决方法

    所有英特尔 Stratix 10 设计都应针对英特尔 Quartus Prime 专业版软件版本 18.1 Update 1 或补丁版本 18.0 Update 1 或 18.1 的时序进行重新分析。

    从下面的相应链接下载并安装 补丁 1.45(适用于 18.0 更新 1)。

    从下面的相应链接下载并安装 18.1 补丁 0.31。

    对于已经投产的设计:

    1. 下载并运行脚本 lut8_iobuf_qsh_v3.tcl, 以检查编译的设计是否受到此问题的影响。

    Command -> quartus_sh-t lut8_iobuf_qsh_v3.tcl -project -修订-npaths 100-debug 0 -verbose -check_lutmasks -vo_file模拟/modelsim/.vo

    Output -> lut8check.rpt, iobuf.rpt, paths.csv

    iobuf.rpt 和 paths.csv 报告受时序模型更改影响的路径

    2. 如果没有确定为受影响的路径,则无需采取任何行动。

    3. 如果有路径被识别为受影响,并使用英特尔 Quartus Prime 专业版软件版本 18.1 或更早,则使用 英特尔 Quartus Prime Pro Edition 软件版本 18.0 Update 1 或 18.1 的补丁版本重新运行时序分析

    a.      如果余量不足,请重新编译设计。
    B。     如果有足够的余量,您可以选择不执行任何操作
     
    重新运行时序分析的步骤:
    1. 下载并安装 18.0.1 补丁 1.45 或补丁 0.31(适用于 18.1)
    2. 使用英特尔 Quartus Prime 专业版软件的补丁版本打开设计
    3. 转到 Tools -> 时序分析器 ,并打开 时序分析器。
    4. 运行以下命令:
    a.      create_timing_netlist -model slow - force_dat
    B。      read_sdc
    c. update_timing_netlist
     
    lut8check.rpt 报告受 KDB 中描述的问题影响的 LUT 为什么我的英特尔® Stratix® 10 设计出现功能错误? 如果该报告包含"发现 0 个具有潜在不正确的位设置的 LUT",则编译的设计是安全的。如果设计受到影响,则报告中将列出出现此问题的 LUT。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。