文章 ID: 000086486 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

如果ALTGX_RECONFIG IP reconfig_busy信号在Arria II、Cyclone IV 或 Stratix IV 收发器设备上卡高,我该怎么办?

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果收发器ALTGX_RECONFIG IP reconfig_busy 信号卡在Arria® II、Cyclone® IV 或 Stratix® IV 收发器设备上,则可以启用和表明ALTGX_RECONFIG IP reconfig_reset 信号。

解决方法

您可以使用以下说明在 ALTGX_RECONFIG IP 上启用reconfig_reset信号。

  1. 打开 ALTGX_RECONFIG IP。
  2. 启用 \'通道重新配置\'。
  3. \'Channel和 TX PLL 重新配置\' 页面中启用 "使用 \'reconfig_reset\'"。
  4. 按 \'完成\'以生成 IP。
  5. 将同步重设信号连接到 reconfig_reset 端口。

以下规则适用于 reconfig_reset 信号:

  • reconfig_reset信号必须同步到reconfig_clk时钟。
  • 当设备进入用户模式时 ,reconfig_reset 信号必须高。
  • 必须至少为 一reconfig_clk 时钟周期表明reconfig_reset信号。

相关产品

本文适用于 3 产品

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® II GZ FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。