说明
由于英特尔® Quartus® Prime 标准版软件版本 17.1 Update 2 出现问题，在将包括 Remote Update 英特尔® FPGA IP Core 的设计迁移到英特尔® Quartus® Prime 专业版软件版本 17.1 Update 2 时，您可以观察以下警告消息：
警告 （13228）：verilog HDL 或 VHDL 警告（altera_remote_update_core.sv（292）：推断为网络next_state[31]
警告 （16750）：Verilog HDL 警告（altera_remote_update_core.sv（292）：always_comb块内的"next_state"不代表组合逻辑
警告 （13228）：verilog HDL 或 VHDL 警告（altera_remote_update_core.sv（337）：针对网络shift_in_counter_en推断闩锁
警告 （16750）：Verilog HDL 警告（altera_remote_update_core.sv（337）：always_comb块内的"shift_in_counter_en"不代表组合逻辑
解决方法
这些警告消息可以安全忽略，编译结果中不包含物理延迟。要删除警告消息，请从项目中删除远程更新英特尔® FPGA IP核心相关文件，并创建英特尔® Quartus® Prime 专业版软件生成的新实例。
这个问题已在英特尔® Quartus® Prime Pro Edition 软件版本 18.1 中解决。