说明
Stratix II 手册 v1.1 的Stratix II 设备配置 章节中的图 7-6 是不正确的。对于每个 DCLK 周期，都会将 1 字节的数据发送到FPGA（当不使用解压和设计安全功能时）。
环境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
文章 ID: 000086414
内容类型: 故障排除
上次审核日期: 2021 年 08 月 28 日
《Stratix II 手册 v1.1 的Stratix II 设备配置章节中的图 7-6 是否正确？
1
法律声明
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。