文章 ID: 000086385 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我会看到在 HPS 设计上使用英特尔 Quartus Prime Pro 20.4 版及更早版本中的 ACE-Lite 接口的 HPS 和FPGA之间出现高速缓存一致性问题？

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔© Quartus© Prime Pro 软件 20.4 版及更早版本出现问题，可以在两者之间的交易中看到不正确的 AXI 信号值
ARM® AMBA® AXI ACE-Lite 经理使用 ARM AXI ACE-Lite 协议连接到 Platform Designer 中的其他逻辑，如 HPS FPGA SOC 桥或Avalon®代理。  这可以在运行时被视为高速缓存一致性错误。

解决方法

可为英特尔® Quartus® Prime Pro 软件版本 20.4 补丁 0.28 修复此问题。  从以下位置下载并安装补丁
下面的相关链接，然后重新编译您的设计。

quartus-20.4-0.28-linux.run

quartus-20.4-0.28-windows.exe

quartus-20.4-0.28-readme.txt

此问题已在英特尔© Quartus© Prime Pro 软件版本 21.1 中解决

相关产品

本文适用于 3 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。