文章 ID: 000086345 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么英特尔® Stratix® 10 FPGA在编程 .jic 文件时无法配置?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 21.1 出现问题,当在 Quartus 设置文件 (.qsf) 中使用ACTIVE_SERIAL_CLOCK和DEVICE_INITIALIZATION_CLOCK不兼容时,将生成一个无效的 .jic 文件。使用此 .jic 文件的配置流程将失败。

    解决方法

    为了避免此错误,请确保您的 .qsf 文件具有一组兼容的ACTIVE_SERIAL_CLOCK和DEVICE_INITIALIZATION_CLOCK频率。有效的AS_CLK设置可在 英特尔® Stratix® 10 配置用户指南 中找到。

     

    Quartus 设置文件 (.qsf) 中提供一个补丁,用于检查ACTIVE_SERIAL_CLOCK和DEVICE_INITIALIZATION_CLOCK的有效频率。

    从下面的相应链接下载并安装 Patch 0.06。

    >下载补丁英特尔® Quartus® Prime 专业版 21.1 补丁 0.06 Windows (.exe)

    >下载补丁英特尔® Quartus® Prime Pro Edition 21.1 Patch 0.06 Linux 版 (.run)

    >下载英特尔® Quartus® Prime 专业版 21.1 补丁 0.06 (.txt) 的自述文件

    安装补丁 0.06 后,在下一次编译过程中,不兼容的一组频率,您在组装过程中会收到一条错误消息,指出"设备初始化时钟不支持有源串行时钟"

     

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.2 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。