文章 ID: 000086334 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我的Stratix IV scfifo 和 dcfifo 输出寄存器在功能模拟期间被清除在 sclr 的絮中?

环境

  • 英特尔® Quartus® Prime 标准版
  • FIFO 英特尔® FPGA IP
  • 模拟、调试和验证
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于Stratix® IV scfifo 和 dcfifo 模拟模型出现问题,输出寄存器将在存储块输入过程中错误地清理。


    解决方法

    在硬件和门级模拟中,输出寄存器将保留其以前的值。

    此问题计划在 Quartus Prime 标准版软件的未来版本中解决。

    相关产品

    本文适用于 1 产品

    Stratix® IV FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。