文章 ID: 000086309 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我会在设计ALTLVDS_RX大功能中看到恢复时序违规？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

您可能会从用户编码的重置寄存器通过ALTLVDS_RX兆功能的rx_cda_reset端口看到重置路径上的恢复时序违规 *altlvds_rx_component|*auto_generated|rx*bit_slip_reg

通过应用一组set_multicycle_path分配（例如以下分配）来解决这些路径：

set_multicycle_path -from [get_keepers ] \
    -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*bit_slip_reg}] \
    -setup -end 3 .
set_multicycle_path -from [get_keepers ] \
    -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*bit_slip_reg}] \
    -hold -end 2 .

这些分配的值可能会有所不同，具体取决于用于外部寄存器的时钟与 ALTLVDS_RX 兆功能的rx_outclock端口之间的关系。

Altera建议使用ALTLVDS_RX兆功能的rx_outclock端口时钟外部重置寄存器，将重置同步到正确的域。

相关产品

本文适用于 24 产品

Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® V GT FPGA
Cyclone® II FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Cyclone® FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Arria® GX FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® FPGAs
HardCopy™ III ASIC 设备
HardCopy™ IV E ASIC 设备
Stratix® GX FPGA
HardCopy™ IV GX ASIC 设备
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。