说明
由于 Cyclone V SoC 平台的 Quartus® Prime 软件和面向 OpenCL 的英特尔® FPGA SDK 出现问题™版本 14.1 及更高版本，当将自定义 RTL 模块集成到 OpenCL 设计中时，编译过程可能失败，仅供以下错误使用Cyclone® V SoC 平台：
编译器错误：未识别功能调用：acl.external.iowr.i1.si32.p4si32
解决方法
Cyclone V SoC 平台的 Quartus® Prime 软件和 英特尔® FPGA 面向 OpenCL™ 17.0 版的 SDK 解决了此问题。
作为一种变通办法，用户可以打开 cyclonev_tsm.xml 文件并添加以下代码，此代码也可在 Stratix® V 平台中使用。
</p> <p><max-latency 值="1 英寸/></p> <p><容量值="1"/></p> <p></风格></p> <p></类型></p> <p></组></p>