文章 ID: 000086269 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么a10_ref BSP 编译显示几个不受限制的路径?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向 OpenCL™ 专业版的英特尔® FPGA SDK
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在英特尔® FPGA SDK for OpenCL™ 17.0 BSP 流程中,您可能会看到多个路径或时钟保持无限制。

    解决方法

    用户需要评论或删除其 top.qsf 文件中的以下行:

    仅限 # 基础修订编译 SDC 限制

    set_global_assignment - name SDC_FILE base.sdc

    set_global_assignment - disable -name SDC_FILE top.sdc

    set_global_assignment - disable -name SDC_FILE top_post.sdc

     

    更改 QSF 文件后,需要进行另一次导入编译

    aoc --主板.cl

    此问题计划在面向 OpenCL 的英特尔® FPGA SDK 的未来发行版中修复™。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。