在英特尔® FPGA SDK for OpenCL™ 17.0 BSP 流程中,您可能会看到多个路径或时钟保持无限制。
用户需要评论或删除其 top.qsf 文件中的以下行:
仅限 # 基础修订编译 SDC 限制
set_global_assignment - name SDC_FILE base.sdc
set_global_assignment - disable -name SDC_FILE top.sdc
set_global_assignment - disable -name SDC_FILE top_post.sdc
更改 QSF 文件后,需要进行另一次导入编译
aoc --主板.cl
此问题计划在面向 OpenCL 的英特尔® FPGA SDK 的未来发行版中修复™。