说明
要使数据包接头与 32 位边界对齐，如果启用了"将数据包接头与 32 位边界"选项保持一致，三速以太网 IP 内核填充位于 MAC 目标地址前面的两个八点零。
环境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
相关产品
本文适用于 29 产品
Arria® II GZ FPGA
Cyclone® IV GX FPGA
Cyclone® III FPGA
Cyclone® V ST SoC FPGA
Arria® II GX FPGA
Stratix® II FPGA
Cyclone® IV E FPGA
Arria® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® III LS FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
英特尔® Arria® 10 GX FPGA
英特尔® Arria® 10 GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® II GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA