说明
当Arria® 10 SX BSP board.sys 文件在 Qsys 中打开时，您可能会看到此错误消息，您选择使用 Quartus® Prime 软件版本 17.0 的"Sync All System Infos"选项
解决方法
此问题将在 Quartus® Prime 软件版本的未来版本中解决。要解决此问题，请将pipe_stage_alt_pr的"地址宽度"更改为clock_cross_host_alt_pr 6。将 clock_cross_host_alt_pr.s0 的地址移到0xcf00或0xcf40。
如果重新编译了基本修订版，则此地址更改还必须反映在以下文件 a10soc/arm32/驱动程序/hw_mmd_constants.h 中，将ACL_PRCONTROLLER_OFFSET值更改为0xcf40。