说明
默认情况下，通过 FPGA 的 HPS 以太网接口的计时分析被禁用。 按照以下步骤可以在 Cyclone® V SoC 和 Arria® V SoC 上启用该功能。
解决方法
要通过FPGA在 Quartus® Prime 标准版软件中启用 HPS 以太网接口的时序分析，FPGA为您的项目添加 Quartus 设置文件 （.qsf） 中的以下全球分配
set_global_assignment名 ENABLE_HPS_INTERNAL_TIMING开启
笔记：
- 用户必须确保FPGA上的外部接口受限
- 有关约束 RGMI Iinterfaces 的详细信息，请参阅：https://www.altera.com/support/support-resources/design-examples/intellectual-property/exm-tse-rgmii-phy.html
- 此全局分配取代了 RGMII 和 SGMII 示例中使用的 quartus.ini 变量（Rocketboards.org
- 从 Quartus® II 软件版本 15.1 QSYS 将对 HPS EMAC 增加限制，以FPGA结构接口。
此信息计划包含在Cyclone V SoC 和 Arria V SoC 技术参考手册的未来发行版中。