文章 ID: 000086138 内容类型: 故障排除 上次审核日期: 2021 年 02 月 23 日

为什么在定位 英特尔® Stratix®10 FPGA 或 Intel Agilex® 7 设备时不推断我的移位寄存器?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 英特尔® Stratix® 10 FPGA 和 Intel Agilex® 7 系列器件中的英特尔® Hyperflex™ FPGA架构,移位寄存器推理的阈值提高了,这意味着基于 RTL 的移位寄存器(在以前的技术中可能被推断为移位寄存器)可能无法在 10 FPGA 和 Intel Agilex® 7 系列器件中推理英特尔 Stratix®。

    提高阈值的原因在于允许将更多寄存器重新定时为超级寄存器,从而提高设计性能。

    解决方法

    英特尔® Stratix® 10 个 FPGA 和 Intel Agilex® 7 设备系列移位寄存器推理标准:

    默认要求:

    移位寄存器必须总共包含至少 69 个寄存器(深度 * 宽度)

    -请注意,在早期重定时器阶段之后将发生一个额外的推理阶段,以恢复尚未重定时到超级寄存器位置的寄存器区域。

    完成以下分配后,所需寄存器总数(深度 * 宽度)将降至 37 个:

    set_global_assignment名称 ALLOW_ANY_SHIFT_REGISTER_SIZE_FOR_RECOGNITION 开启

    -请注意,在早期重定时器阶段之后将发生一个额外的推理阶段,以恢复尚未重定时到超级寄存器位置的寄存器区域。

    完成以下两个赋值后,所需寄存器总数(深度 * 宽度)将下降到 13 个:

    set_global_assignment名称 ALLOW_ANY_SHIFT_REGISTER_SIZE_FOR_RECOGNITION 开启

    set_global_assignment名称 PHYSICAL_SHIFT_REGISTER_INFERENCE=OFF

    请注意,降低移位寄存器推理阈值会减少可用于超级重定时的寄存器数量,从而对设计性能产生负面影响。

    相关产品

    本文适用于 2 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。