文章 ID: 000086110 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

警告:PLL 不由专用时钟引脚或相邻的 PLL 源驱动。

环境

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

使用 Quartus® II 软件时,您可能会收到以下警告消息:

警告:PLL 不由专用时钟引脚或相邻的 PLL 源驱动。为了确保内存接口时钟输出上的最小抖动,PLL 时钟源应是专用的 PLL 输入时钟引脚或相邻 PLL 的输出。

这是针对所有Altera®设备的通用 PLL 警告。Cyclone® III 设备中,不存在"相邻的 PLL",因为设备的每个角落只有最多 4 个 PLL。因此,您可以在针对Cyclone III 设备时忽略"相邻 PLL"一词,但Altera建议通过其专用时钟输入引脚驱动 PLL。

相关产品

本文适用于 2 产品

Cyclone® III FPGA
Cyclone® III LS FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。