文章 ID: 000086105 内容类型: 故障排除 上次审核日期: 2017 年 07 月 25 日

是否可以单独设置 HPS I2C 控制器的 SCL 和 SDA 下降时间？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Arria® 10 FPGA IP
  • 外部内存接口英特尔® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    HPS I2C 控制器支持 SCL 和 SDA 下降时间可配置功能。

    解决方法

    关于如何在 Linux 操作系统中实现该配置， 请参考 链接： https://github.com/altera-opensource/linux-socfpga/commit/7d0429364bf0c0e69bf192362d85076e6ee9abd7。

    设计人员可以在 dts 文件中配置 SCL 和 SDA 下降时间参数，例如：
    i2c-sda-falling-time-ns = <6000>;/* 从 boardinfo 附加 */
    i2c-scl-falling-time-ns = <6000>;/* 从 boardinfo 附加 */

    SCL 和 SDA 下降时间可配置信息已添加到 Arria 10 硬处理器系统技术参考手册 中。

    相关产品

    本文适用于 7 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    英特尔® Arria® 10 SX SoC FPGA
    英特尔® Stratix® 10 SX SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。