文章 ID: 000086086 内容类型: 错误讯息 上次审核日期: 2018 年 03 月 19 日

错误 （13880）： VHDL 绑定指示错误 ： <vhdl file="">设计实体中的端口没有std_logic为关联组件中的相同泛型指定的类型。</vhdl>

环境

  • 英特尔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® Prime 专业版软件版本 17.1 Update 1 及更早版本中，如果 VHDL 文件中的位宽为 1，并且位宽为 1，并且写入为 std_logic_vertor（0 到 0），则您可能会看到此错误消息。Platfrom Designer 会在生成合成文件时自动将其更改为 std_logic。

    解决方法

    若要变通解决此问题，请将以下属性添加到 <自定义 _hw>.tcl 文件。

    set_port_property <port_name> VHDL_TYPE std_logic_vector

    如果是 1 位信号，除非指定上述情况，否则 Platform Designer 会假定它是std_logic信号

    相关产品

    本文适用于 1 产品

    英特尔® 可编程设备

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。