文章 ID: 000086042 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

在 Stratix III、Stratix IV、HardCopy III、HardCopy IV 和 Arria II 设备家族中使用角 PLL 是否存在任何已知问题?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当有一个或多个用于驱动 LVDS 发射器和/或接收器通道的角 PLL 时,某些 Quartus® II 软件 fitter 种子中可能会错误地连接到 LVDS SERDES 的 LOADEN 信号。这会导致 SERDES 改变错误的数据模式,并将数据错误导致 LVDS 接口。如果仅使用中心 PLL,则不会出现此问题。

    此问题仅影响 Stratix® III、Stratix IV (GX、GT、E)、Arria® II(GX、GZ)、HardCopy® III 和 HardCopy IV (GX, E) 设备家族。其他设备产品家族不受影响。  

    要确定设计中是否使用角 PLL 或中心 PLL,您可以查看 Quartus II 软件 fitter 报告中的"PLL summary"部分,并参阅相应设备手册中的 时钟网络和 PLL 章节:

     

    Arria II 设备中的时钟网络和 PLL (PDF)

     

    Stratix III 设备中的时钟网络和 PLL (PDF)

     

    Stratix IV 设备中的时钟网络和 PLL (PDF)

     

    HardCopy III 设备中的时钟网络和 PLL (PDF)

     

    HardCopy IV 设备中的时钟网络和 PLL (PDF)

     

    如果您的 ALTLVDS 设计是使用角 PLL,但未在现有设计中遇到任何 LVDS 数据错误问题,这意味着 Quartus II 软件为编译选择了 pass fitter 种子,因此无需采取行动。如果设计正在工作,它将在将来始终通过,除非在 Quartus II 软件版本 11.1 之前尝试重新编译。为降低重新编译过程中 ALTLVDS 设计的潜在风险,建议您在 11.1 版本之前在 Quartus II 软件中重新编译设计时应用软件补丁,或者在已实施软件修复的 Quartus II 软件版本 11.1 中重新编译设计。

    解决方法

    此问题 可以通过应用下面的软件补丁并重新编译设计来解决。如果您需要 10.1 之前 Quartus II 软件版本的软件补丁,请联系 mySupport 以获取更多帮助。

    对于 Quartus® II 版本 10.1:

    对于 Quartus® II 版本 10.1SP1:

     对于 Quartus® II 版本 11.0:

     对于 Quartus® II 版本 11.0SP1:

    Quartus® II 软件 11.1 版解决了此问题。

    相关产品

    本文适用于 9 产品

    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    HardCopy™ III ASIC 设备
    HardCopy™ IV GX ASIC 设备
    HardCopy™ IV E ASIC 设备

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。