说明
当 PLL 在较低级别的设计分区中使用不同于顶层设计的不同类型的时钟资源时，可能会在自下而上增量编译流程中发生此错误。例如，如果 PLL 在低层设计中有从设备时钟引脚到 PLL 输入时钟的专用连接，则可能会发生此错误，但是 PLL 时钟输入由顶级设计中的不同类型的时钟源（如全局路由资源）提供。当您将低层设计导入顶层时，新的时钟资源将无法连接到分区中的 PLL 时钟输入，因为它不使用相同类型的时钟资源。
要覆盖此示例中使用的路由资源类型，在编译和导出分区之前，明确将GLOBAL_SIGNAL分配应用于较低层设计的 PLL 时钟输入，如下所示：
set_instance_assignment - name GLOBAL_SIGNAL ON - 到"PLL 时钟输入>"