文章 ID: 000085925 内容类型: 故障排除 上次审核日期: 2017 年 03 月 15 日

为什么我会在英特尔® Arria® 10 FPGA EMIF MMR 接口上看到额外的读取数据有效数据??

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您英特尔® Arria®的 10 FPGA内存控制器英特尔® FPGA IP启用了 MMR 接口,您可能会注意到mmr_readdatavalid 信号偶尔表明,即使没有发出读取命令。

     

    mmr_readdatavalid源自内存控制器的内部读取命令,可能导致Avalon®主机接口捕获错误的读取数据。

    解决方法

    Avalon主机接口必须仅接受基于以下要求 的mmr_readdatavalid

    • mmr_readdatavalid 在向 MMR 寄存器 ecc1、ecc2、ecc3、ecc4 发布读取请求后一个周期返回。
    • mmr_readdatavalid 在向 ecc1、ecc2、ecc3、ecc4 以外的所有其它 MMR 寄存器发布读取请求后,会连续三个周期返回。

    例如:Avalon 主机接口 只能在发送 读取请求以注册 ecc1(信号低mmr_waitrequest)后接受 mmr_readdatavalid 一个时钟周期。

    相关产品

    本文适用于 3 产品

    英特尔® Arria® 10 GX FPGA
    英特尔® Arria® 10 GT FPGA
    英特尔® Arria® 10 SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。