文章 ID: 000085924 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

在哪里可以找到适用于 Altera FPGAs 的 RLDRAM 3 外部内存接口 IP？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

并适配逻辑正在为 Stratix® V 设备开发 RLDRAM 3 IP。

Altera建议您与小区逻辑联系，以了解更多信息。

相关产品

本文适用于 5 产品

Stratix® V FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V E FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。