文章 ID: 000085890 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么更改 sdc 文件中的board_skew参数不会影响 DDR、DDR2、DDR3 高性能控制器或 Altmemphy 宏功能的读取捕获和写入时序边界?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

仅在 sdc 文件中更改主板偏斜数不会更改读取捕获和写入余量。您需要更改 _report_timing.tcl 文件中的主板偏差值以计入利润率计算中。

Altera使用宏计时方法来计算读取捕获、写入空间。 这些数字是通过在_report_timing.tcl 文件中编写的读写捕获方程式中替换内存预设值、主板偏斜值和特性 tccs、tsw 值来计算 的。 要报告 DDR 时序利润 Quartus® II 软件源自此 tcl 文件。请参阅 AN 438:限制和分析Stratix IV、Stratix III、Arria II GX 和 Cyclone III 设备中外部内存接口的时序 (PDF)了解有关时序分析的更多详细信息。

您应该始终重新生成 DDR、DDR2、DDR3 高性能控制器内核和 Altmemphy 宏功能,并使用更新的偏斜数执行时序分析。

相关产品

本文适用于 6 产品

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Cyclone® III FPGA
Stratix® III FPGA
Arria® II GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。