文章 ID: 000085875 内容类型: 故障排除 上次审核日期: 2021 年 07 月 20 日

为什么我的双端口 RAM 的模拟英特尔® FPGA IP有不正确的写入过程中的读取行为?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime 专业版软件存在问题,当预期有新数据时,您可能会看到错误的旧数据行为。

此问题仅影响双端口 RAM 英特尔® FPGA IP的模拟行为,英特尔® Stratix® 10 个设备和英特尔 Agilex®设备采用以下配置:

  • RAM 模块类型为 MLAB
  • 未调整读取地址
解决方法

此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.3 开始修复。

相关产品

本文适用于 2 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。