文章 ID: 000085866 内容类型: 故障排除 上次审核日期: 2017 年 09 月 18 日

为什么在 10 FPGA Stratix® Platform Designer 代中出现错误 “可以同时选择同步清除选项或时钟启用选项”？

环境

    英特尔® Quartus® Prime Pro Edition
    转换寄存器（基于 RAM）英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于搭载 10 设备的 Quartus® Prime Pro Edition 软件 17.1 版本存在问题Stratix®您可能会在 Platform Designer 代中看到上述移位寄存器（基于 RAM）IP 参数编辑器错误消息。当您尝试同时实例化同步清除端口和时钟使能端口时，就会发生这种情况。

解决方法

要变通解决此问题，请禁用同步清除端口或时钟启用端口。

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。