文章 ID: 000085844 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

第 2 章中是否有任何已知错误。Cyclone II 手册中Cyclone II 架构?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 是的,图 2-12 出现错误。CLK[11.8] 引脚源 PLL3,PLL3 馈送顶部时钟控制模块。CLK[15.12] 引脚源 PLL4 和 PLL4 馈送
底部时钟控制模块。

图不正确地显示,左时钟控制模块和右时钟控制模块分别支持 PLL3 和 PLL4。下图显示了正确的连接。

图 2-12。EP2C20 和更大的 PLL、CLK[]、DPCLK[] 和时钟控制模块位置

Figure 2-12. EP2C20 & Larger PLL, CLK[], DPCLK[] & Clock Control Block Locations




Altera不保证该解决方案适用于客户的特定用途,并不承担因使用或依赖该解决方案而承担的所有责任。

相关产品

本文适用于 1 产品

Cyclone® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。