在尝试从 Qsys 生成模拟文件时，您会收到以下错误消息：该文件包括一个 PCIe® 硬 IP，用于在 Linux 中使用 64 位 Quartus® II 软件调用的 Cyclone® IV 设备。
信息：altgx_internal：qmegawiz -silent 模块=alt_c3gxb LOCKDOWN_EXCL=PCIE IP_MODE=PCIE_HIP_8 gxb_analog_power=AUTO tx_analog_power=AUTO elec_idle_infer_enable=false tx_allow_polarity_inversion=false rx_cdrctrl_enable=true hip_tx_clkout rx_elecidleinfersel fixed enable_0ppm=false pll_powerdown intended_device_family=cycloneiv starting_channel_number=84 deviceFamily="Cyclone IV GX"wiz_subprotocol="Gen 1-x1"OPTIONAL_FILES=NONE mi_pcie_pcie_hard_ip_0_altgx_internal_inst.v
信息：altgx_internal：生成 Verilog 模拟模型
错误：缺少节点"：altgx_internal|alt_c3gxb：alt_c3gxb_component|alt_c3gxb_qbn8：auto_generated|refclk_pma[0]"，缺少源文件：/alt_c3gxb_qbn8.tdf 行：311
从命令行（终端），将QUARTUS_ROOTDIR附录到您环境变量的 PATH，然后从命令行（终端）打开 Qsys。要实施此操作，从命令提示符运行以下两个命令：
export PATH=/bin：/build2/install/mongodb/bin：/usr/lib64/qt-3.3/bin：/usr/NX/bin：/usr/local/bin：/bin：/usr/bin：/usr/local/sbin：/usr/sbin：/sbin：/home/jchang/bin
qsys-edit
将显示 GUI，并在项目打开后，单击 生成。