文章 ID: 000085799 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我会看到在零延迟缓冲区补偿模式下运行Stratix III 设备 PLL 的输入和输出时钟之间的偏移量?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果项目在 Quartus® II 软件版本 8.0 SP1 或任何先前版本中编译,在零延迟缓冲区 (ZDB) 补偿模式下运行Stratix® III 设备 PLL 时,可能会看到输入时钟与输出时钟之间的偏移。

ZDB 补偿模式将 PLL 专用输入针下时钟的新兴边缘与 PLL 专用输出针下的输出时钟的新兴边缘对齐。 但是,在 8.1 之前的 Quartus II 软件版本中并没有优化补偿延迟。

补偿延迟从 Quartus II 软件的版本 8.1 开始修复。 这也是第一个具有最终定时模型的版本,适用于 Stratix III 家族中的特定设备密度。

如果您无法将 Quartus II 软件版本升级到具有固定补偿延迟的版本,可在 ALTPLL 宏功能中添加相移,以补偿时钟偏移。   您应该测量主板上的偏移量,以确定必要的相移的价值。

相关产品

本文适用于 1 产品

Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。