文章 ID: 000085771 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

收发器重新配置控制器 IP 核故障最小脉冲宽度av_reconfig_pma_testbus_clk信号

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 这是一个已知问题,它将在将来的Quartus® II 版本中修复。
    解决方法

    利用此限制创建外部 SDC 限制并重新编译 Quartus II 项目:

    create_generated_clock - 名 {av_reconfig_pma_testbus_clk}
    -source [get_pins -compatibility_mode {*|basic|a5|reg_init[0]|clk}]
    -divide_by 2 [get_registers {*av_xcvr_reconfig_basic:a5|*alt_xcvr_arbiter:pif*|*grant*}]

    相关产品

    本文适用于 1 产品

    Cyclone® V GT FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。