文章 ID: 000085735 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么 VREF*_HPS引脚的电压会高于预期？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在预加载器软件配置之前，Arria® V 和 Cyclone® V SoC 设备的 HPS 部分中的 VREF 引脚将配置为较薄弱的下拉。

如果用于 VREF 的稳压器仅具有源电流但无电流的功能，则 VREF 引脚上的电压会增加，可能导致外部内存控制器的校准序列失败。

解决方法 确保用于为 VREF 供电的稳压器具有接收和电流的功能。

相关产品

本文适用于 5 产品

Cyclone® V SE SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。