文章 ID: 000085733 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

警告(205007):将 IBIS 输出文件中的引脚名称截断为"IBIS 引脚名称",以符合 IBIS 3.2/4.0/4.1 标准

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    IBIS 规范的版本 4.1 和更早版本将 signal_name 列的长度限制为 20 个或更短的字符。 当FPGA识别端口的顶级端口名称超过 20 个字符时,Quartus® II 软件必须让端口名称与 20 个字符限制相匹配。

    解决方法

    对于Arria® V、Stratix® V 和 Cyclone® V 设备,Quartus II 软件支持新版本的 IBIS 模型到 IBIS 规范的最新 4.2 和 5.0 版本,该规范在 signal_name 列上包含一个包含 40 个字符限制。

    对于 Stratix V 设备,可通过在"分配"菜单中可用的Settings对话框中选择EDA 工具设置:主板级类别 来选择 IBIS 版本。

    对于Arria V 和 Cyclone V 设备,必须手动将分配添加到 Quartus 设置 (.qsf) 文件中。
    分配为:

    set_global_assignment名称 EDA_IBIS_SPECIFICATION_VERSION -section_id eda_board_design_signal_integrity

    版本可能设置为 4P2,以支持版本 4.2,支持版本 5.0 则设置为 5P0。

     

    相关产品

    本文适用于 14 产品

    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。